站LOGO（適配3）.png?5aSn6LWb572R56uZTE9HT++8iOmAgumFjTPvvIkucG5n*/UploadFiles/2023-10-24/大賽網(wǎng)站LOGO（適配1）.png?5aSn6LWb572R56uZTE9HT++8iOmAgumFjTHvvIkucG5n*/UploadFiles/2023-10-24/大賽網(wǎng)站LOGO（三版）.png?5aSn6LWb572R56uZTE9HT++8iOS4ieeJiO+8iS5wbmc=)
【第一參賽人/留學(xué)人員】詹利森
【留學(xué)國家】中國臺灣
【技術(shù)領(lǐng)域】新一代信息技術(shù)
【參賽屆次】第8屆
【所獲獎項】優(yōu)勝獎
【項目簡介】
本項目是第五代PCIe存儲控制芯片研發(fā)及產(chǎn)業(yè)化，主要應(yīng)用于高速存儲, 為5G手機、工業(yè)電腦、5G基站、服務(wù)器、存儲陣列、云和企業(yè)系統(tǒng)提供更快速與高可靠度的存儲方案。芯片采用了全球首創(chuàng)的自研分布式架構(gòu)和硬件及固件融合IP核，解決了現(xiàn)有數(shù)據(jù)存儲方案無法滿足海量數(shù)據(jù)的多樣化存儲、高速讀寫及存儲的實效性、安全性等痛點，比目前國內(nèi)主流SSD主控方案超前1-2代，有望填補國內(nèi)高端存儲芯片的空白，突破行業(yè)壟斷。公司的芯片是SSD存儲的核心技術(shù)，主要定位在國產(chǎn)替代市場，可以廣泛應(yīng)用于PC、SSD模塊、工業(yè)互聯(lián)網(wǎng)、人工智能、AR/VR、高速云計算等行業(yè)場景。通過我們?nèi)蚴讋?chuàng)的自研單顆PCIe 5.0 CPU +分布式Micro IP設(shè)計架構(gòu)，可以把外圍的功能分散到不同的自研IP核里去，且支持動態(tài)調(diào)整CPU頻率，在不依靠增加CPU數(shù)量的情況下，滿足PCIe 增速要求，CPU 數(shù)量少、低熱、面積小、價格低的同時各個自研 Micro IP 運行速度更快，效率更高。相比傳統(tǒng)PCIe 3/4/5設(shè)計架構(gòu)CPU執(zhí)行指令的方式“依序執(zhí)行”，需要32個時鐘周期，我們的“硬件執(zhí)行”方式可以讓Micro IP同時執(zhí)行，只需要1個時鐘周期，極大程度上縮短CPU響應(yīng)和處理時間，以及運算量，能夠大幅降低芯片溫度，增加NAND顆粒的壽命。
【展開】
【收起】